热门标签

皇冠登3出租(www.hg108.vip):摩尔定律极限下的产物,多路并进助推国内发展Chiplet技术

时间:1个月前   阅读:13   评论:5

皇冠登3出租www.hg108.vip)是皇冠(正网)接入菜宝钱包的TRC20-USDT支付系统,为皇冠代理提供专业的网上运营管理系统。皇冠登3出租系统实现注册、充值、提现、客服等全自动化功能。采用的USDT匿名支付、阅后即焚的IM客服系统,让皇冠代理的运营更轻松更安全。


近年来,关于“摩尔定律”即将走向终结的观点大行其道,“后摩尔时代”已成为业内一大热词。随之而来的问题是,如何在现有的工艺制程下,既能继续提升芯片的性能,又能保持成本不变或降低?


处于风口当中的Chiplet技术,正被不少业内人士视为摩尔定律放缓之后、中国半导体企业弯道超车的机会。尤其是华为被美国制裁、先进芯片受制之后,Chiplet备受市场关注。据Omdia报告,到2024年,Chiplet的市场规模将达到58亿美元,2035年则超过570亿美元,Chiplet的全球市场规模将迎来快速增长。



事实上,Chiplet并非是一个新的概念,其概念最早源于1970年代诞生的多芯片模组,即由多个同质或异质的较小芯片组成大芯片,也就是从原来设计在同一个SoC中的芯片,被分拆成许多不同的小芯片分开制造再加以封装或组装,故称此分拆之芯片为“小芯片”(Chiplet)。


2015年,Marvell创始人周秀文博士在ISSCC 2015上提出MoChi(Modular Chip,模块化芯片)概念,这是Chiplet最早的雏形。近年来,这个概念开花结果,AMD、英特尔、台积电、英伟达等国际芯片巨头均开始纷纷入局Chiplet。同时,随着入局的企业越来越多,设计样本也越来越多,开发成本也开始下降,大大加速了Chiplet生态发展。


01


摩尔定律极限下的产物


我们都知道,将晶圆封装作为半导体行业的重要一个环节,主要是为了保护芯片。在摩尔定律(每18 -24个月晶体管的数量每年翻倍,芯片性能提升一倍)迭代速度逐渐变慢的背景下,也就是说制程工艺迭代需要更多时间,芯片性能的提升就更加依赖于更加先进的封装技术。


就在这种背景下,Chiplet技术逐渐被人们所重视。那Chiplet究竟是什么呢?


Chiplet:延续摩尔定律的新技术,在摩尔定律日趋放缓的当下,有望延续摩尔定律的“经济效益”。


Chiplet又称芯粒或者小芯片,它是将一类满足特定功能的die(裸片),通过die-to-die内部互联技术实现多个模块芯片与底层基础芯片封装在一起,形成一个系统芯片,以实现一种新形式的IP复用。目前,主流系统级单芯片(SoC)都是将多个负责不同类型计算任务的计算单元,通过光刻的形式制作到同一块晶圆上。比如,目前旗舰级的智能手机的SoC芯片上,基本都集成了CPU、GPU、DSP、ISP、NPU、Modem等众多的不同功能的计算单元,以及诸多的接口IP,其追求的是高度的集成化,利用先进制程对于所有的单元进行全面的提升。而Chiplet则与之相反,它是将原本一块复杂的SoC芯片,从设计时就先按照不同的计算单元或功能单元对其进行分解,然后每个单元选择最适合的半导体制程工艺进行分别制造,再通过先进封装技术将各个单元彼此互联,最终集成封装为一个系统级芯片组。随着芯片制程的演进,由于设计实现难度更高,流程更加复杂,芯片全流程设计成本大幅增加,“摩尔定律”日趋放缓。在此背景下,Chiplet被业界寄予厚望,或将从另一个维度来延续摩尔定律的“经济效益”。



Chiplet有哪些优势?


Chiplet可以大幅提高大型芯片的良率。近年来,随着高性能计算、AI等方面的巨大运算需求,集成更多功能单元和更大的片上存储使得芯片不仅晶体管数量暴增,芯片面积也急剧增大。芯片良率与芯片面积有关,随着芯片面积的增大而下降。一片晶圆能切割出的大芯片数量较少,而一个微小缺陷则可能直接使一颗大芯片报废。Chiplet可将单一die面积做小以确保良率,并用高级封装技术把不同的芯粒集成在一起。


Chiplet有利于降低设计的复杂度和设计成本。Chiplet芯片一般采用先进的封装工艺,将小芯片组合代替形成一个大的单片芯片。利用小芯片(具有相对低的面积开销)的低工艺和高良率可以获得有效降低成本开销。除芯片流片制造成本外,研发成本也逐渐占据芯片成本的重要组成部分,通过采用已知合格裸片进行组合,可以有效缩短芯片的研发周期及节省研发投入。同时Chiplet芯片通常集成应用较为广泛和成熟的芯片裸片,可以有效降低了Chiplet芯片的研制风险,从而减少重新流片及封装的次数,有效节省成本。


Chiplet有望降低芯片制造的成本。SoC中具有不同计算单元,以及SRAM、I/O接口、模拟或数模混合元件等。除了逻辑计算单元以外,其他元件并不依赖先进制程也通常能够发挥很好的性能。所以,将SoC进行Chiplet化之后,不同的芯粒可以根据需要来选择合适的工艺制程分开制造,然后再通过先进封装技术进行组装,不需要全部都采用先进的制程在一块晶圆上进行一体化制造,这样可以极大的降低芯片的制造成本。以AMD为例,AMD第二代EPYC服务器处理器Ryzen采用小芯片设计,将先进的台积电7nm工艺制造的CPU模块与更成熟的格罗方德12/14nm工艺制造的I/O模块组合,7nm可满足高算力的需求,12/14nm则降低了制造成本。


全球半导体芯片巨厂纷纷布局Chiplet,Chiplet未来市场空间广阔。AMD、台积电、英特尔、英伟达等芯片巨头厂商嗅到了这个领域的市场机遇,近年来开始纷纷入局Chiplet。AMD最新几代产品都极大受益于“SiP + Chiplet”的异构系统集成模式;另外,近日苹果最新发布的M1 Ultra芯片也通过定制的UltraFusion封装架构实现了超强的性能和功能水平,包括2.5TB/s的处理器间带宽。在学术界,美国加州大学、乔治亚理工大学以及欧洲的研究机构近年也逐渐开始针对Chiplet技术涉及到的互连接口、封装以及应用等问题开始展开研究。据Omdia报告,预计到2024年,Chiplet市场规模将达到58亿美元,2035年则超过570亿美元,市场规模将迎来快速增长。


02


UCIe:Chiplet 互联标准的关键一步


如果站在行业的视角来看,已经有多家芯片大佬(如台积电、英特尔、三星)布局芯粒,创建自己的生态系统。更有甚者,AMD、ARM、微软、高通等行业玩家在2022年3月共同成立行业联盟,正式推出通用芯粒的标准规范“UCIe”。


对于半导体行业来说,众星捧月般的UCIe问世,意味着一个可以推广普及的Chiplet 标准来了!



作为一个由诸多半导体、科技巨头所建立的组织,UCIe产业联盟已经推出UCIe 1.0标准,UCIe 1.0标准是针对Chiplet技术建立的,它定义了封装内Chiplet之间的互连,以实现Chiplet在封装级别的普遍互连和开放的Chiplet生态系统。


该标准是一个三层协议,物理层负责电信号、时钟、链路协商、边带等,裸片适配层(Die-to-Die Adapter)为芯粒提供链路状态管理和参数协商,它可选地通过循环冗余校验 (CRC)和重传机制保证数据的可靠传输,UCIe接口通过这两层与标准互连协议层相连。


UCle这个联盟,说白了主要就是统一芯粒之间的互联接口标准,打造开放性的生态系统。举个不恰当的例子,就有点像多年前国家要统一充电桩接口的标准、现在要统一换电模式接口的标准一样。


此前,各厂商实现芯粒封装均采用独家定制技术,这给芯粒技术进一步普及带来了很高的成本和阻力,UCIe接口技术标准化以后,让终端使用者打造SoC芯片时,可以自由搭配来自多个厂商生态系统中的小芯片零件,这将加速推动开放的Chiplet平台发展,并横跨x86、Arm、RISC-V等架构和指令集。


,

U8hash官网www.eth108.vip)采用以太坊区块链高度哈希值作为统计数据,U8 hash单双哈希、幸运哈希、平倍牛牛等游戏数据开源、公平、无任何作弊可能性。

,

值得注意的是,一个月后,芯原微电子、超摩科技、芯和半导体、芯耀辉等中国大陆半导体企业相继宣布加入该联盟,UCIe迎来了首批中国军团。截至目前,摩尔精英、灿芯半导体、忆芯科技、芯耀辉、牛芯半导体、芯云凌、长鑫存储、超摩科技、希姆计算、世芯电子、阿里巴巴、OPPO、爱普科技、芯动科技、蓝洋智能等多家国内企业已成为UCIe联盟成员,为发力Chiplet的中国半导体产业注入了一针强心剂。


03


多路并进


助推Chiplet技术在国内发展


对于中国半导体而言,Chiplet被视为中国与国外差距相对较小的先进封装技术,有望带领中国半导体产业在后摩尔时代实现质的突破。中国企业亦在Chiplet上有所作为,积极融入UCIe生态,走向Chiplet研发的道路。


华为海思是国内最早尝试Chiplet的厂商之一。2014年,华为海思与台积电合作的64位Arm架构服务器处理器Hi16xx,采用台积电异构CoWoS 3D IC封装工艺,将16nm逻辑芯片与28nm I/O芯片集成在一起,实现了具有成本效益的系统解决方案,可以视为早期Chiplet实践。


除华为之外,国内其他诸多半导体公司也有了惊喜的进步。如芯原股份有望是业内首批推出商用Chiplet的公司,近年来一直致力于Chiplet技术和产业的推进。基于“IP芯片化,IP as a Chiplet”和“芯片平台化,Chiplet as a Platform”两大设计理念,芯原推出了基于Chiplet架构所设计的高端应用处理器平台,目前该平台12nm SoC版本已完成流片和验证,正在进行Chiplet版本的迭代。


在Chiplet领域已耕耘多年的芯动科技,推出的首款高性能服务器级显卡GPU“风华1号”就使用了Innolink Chiplet技术,将不同功能不同工艺制造的Chiplet进行模块化封装,成为一个异构集成芯片。2022年4月,它又率先推出国产自主研发物理层兼容UCIe标准的IP解决方案——Innolink™ Chiplet。据悉,这是国内首套跨工艺、跨封装的Chiplet(芯粒)连接解决方案,且已在先进工艺上量产验证成功。



寒武纪在2021年11月发布了其第三代云端AI芯片思元370,基于7nm制程并且是其首款基于Chiplet技术的AI芯片,在一颗芯片中封装2颗AI计算芯粒(MLU-Die),每一个MLU-Die具备独立的AI计算单元、内存、IO以及MLU-Fabric控制和接口,通过MLU-Fabric保证两个MLU-Die间的高速通讯,可以通过不同MLU-Die组合规格多样化的产品,实现不同算力、内存和编解码器的组合。


摩尔精英也在探索建立一个SiP的平台,通过严选的SiP芯片、借力现有的KGD裸片过渡,统一芯片生产和品质控制,建立一站式Chiplet研发、生产、销售协作平台,从而能让更多的芯片企业享受到SiP设计和柔性生产的服务。


除了上述厂商,相继宣布加入UCIe联盟的超摩科技、芯耀辉等公司,以及正在默默采用Chiplet技术攻坚的诸多高性能CPU、GPU和大型AI芯片初创公司等,国内芯片设计、应用产业链都积极参与到全球Chiplet生态系统中一起协作,为相关行业技术规范、标准的完善添砖加瓦。


04


Chiplet潮流下的危与机


虽然Chiplet正展现出诸多好处和市场潜力,但是要充分发挥其效力,仍面临着一些需要解决的难题和挑战。


其中,解决互联标准只是第一步,要将Chiplet真正结合在一起,最终还要依靠先进封装。目前台积电拥有CoWoS/InFO、英特尔拥有EMIB、Fovores 3D等,Chiplet使用的先进封装多种多样,而UCIe1.0标准没有涵盖用于在小芯片之间提供物理链接的封装/桥接技术。未来随着Chiplet 技术的发展终究会使小芯片间的互联达到更高的密度,要应对先进封装功能和密度的不断提升,散热、应力和信号传输等都是重大的考验。


对于芯片设计来说,虽然依托Chiplet无需再去设计复杂的大芯片,但是将SoC分解Chiplet化,并将其整合到一个2.5D/3D封装当中,会带来系统复杂度的大幅提升,在系统设计方面存在较大挑战。


芯片测试层面,将一颗大的SoC芯片拆分成多个芯粒,相较于测试完整芯片难度更大,尤其是当测试某些并不具备独立功能的Chiplet 时,测试程序更为复杂。同时,为了提升合封后的整体良率,Chiplet集成也对测试和质量管控提出了更高的要求,此外也对晶圆级CP与Chiplet合封后成品FT测试流程和测试设备提出更高挑战。


除了芯片设计、验证、封装与测试以外,支持Chiplet芯片设计的EDA工具链以及生态是否完善,是否可持续发展,也是Chiplet技术成功所需要解决的关键问题。Chiplet技术需要EDA工具从架构探索、芯片设计、物理及封装实现等提供全面支持,以在各个流程提供智能、优化的辅助,避免人为引入问题和错误。


UCIe 1.0在很大程度上是一个“起始”标准,本质上只定义了2D和2.5D芯片封装,而没有3D直接die-to-die技术(如即将推出的fooveros direct)。随着3D芯片封装的出现,Chiplet理念下不同die的堆叠,同样将面临可靠性、信号完整性、电源完整性、热分析等一系列仿真分析验证问题,需要EDA与芯片设计厂商携手破解。


针对于此,芯和半导体早在去年年底已全球首发了“3DIC先进封装设计分析全流程”EDA平台,是业界首个用于3DIC多芯片系统设计分析的统一平台,为用户构建了一个完全集成、性能卓著且易于使用的环境,提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案,全面支持2.5D Interposer、3DIC和Chiplet设计。


最后


芯粒作为先进封装市场的一份子,给全球的半导体封装环节提供了多一种可能性,这两年,尤其是最近受到了资本的热捧。


但是芯粒同时带来一系列问题,比如封装加工精度、难度加大,设备升级需求变大、散热功率分配,都是摆在每一个玩家面前必须思考的问题。


用挑战和机遇并存来形容这条赛道,再合适不过。


本文来源:星空财富,张通社,半导体行业联盟


注:文章内的所有配图皆为网络转载图片,侵权即删!

上一篇:澳5彩票开户(www.a55555.net):豪气赞助人

下一篇:皇冠球网(www.hg108.vip):Perikatan cleaner than BN, says Muhyiddin

网友评论

  • 2022-08-28 00:50:57

    The group said the new investment by Lazada solidifies the collaboration between key segment leaders -- one in e-commerce and the other in digital financial services and payments.别具一格

  • 2022-09-22 00:17:10

    On Bursa Malaysia, Nestle added 70 sen to RM133.70, Petronas Dagangan gained 64 sen to RM21.90, Sarawak Oil Palms added 23 sen to RM3.97 and Malaysian Pacific Industries advanced 20 sen to RM28.20.好感爆棚~